半導體是電子產品的核心，信息產業(yè)的基石

      把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構，這便是集成電路，也叫做芯片和IC。集成電路中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。

 電子產品的核心，信息產業(yè)的基石

       以智能手機為例，諸如驍龍、麒麟、蘋果A系列CPU為微元件，手機基帶芯片和射頻芯片是邏輯IC；通常所說的2G或者4G運行內存RAM為DRAM，16G或者64G存儲空間為NANDflash；音視頻多媒體芯片為模擬IC。以上這些統(tǒng)統(tǒng)是屬于半導體的范疇。

集成電路工序多、種類多、換代快、投資大

簡單的講，電子制造產業(yè)包括：原材料砂子-硅片制造-晶圓制造-封裝測試-基板互聯(lián)-儀器設備組裝。集成電路產業(yè)鏈主要為設計、制造、封測以及上游的材料和設備。

      以臺積電為例，晶圓制造的制程每隔幾年便會更新?lián)Q代一次。近幾年來換代周期縮短，臺積電2017年10nm已經量產，7nm將于今年量產。蘋果iPhoneX用的便是臺積電10nm工藝。除了晶圓制造技術更新?lián)Q代外，其下游的封測技術也不斷隨之發(fā)展。

            除了制程，建設晶圓制造產線還需要事先確定一個參數(shù)，即所需用的硅片尺寸。硅片根據其直徑分為6寸（150mm）、8寸（200mm）、12寸（300mm）等類型，目前市場12寸為主流，中低端市場則一般采用8寸。晶圓制造產線的制程和硅片尺寸這兩個參數(shù)一旦確定下來一般無法更改，因為如果要改建，則投資規(guī)模相當于新建一條產線。

      集成電路設計存在技術和市場兩方面的不確定性。一是流片失敗的技術風險，即芯片樣品無法通過測試或達不到預期性能。對于產品線尚不豐富的初創(chuàng)設計企業(yè)，一顆芯片流片失敗就可能導致企業(yè)破產。二是市場風險，芯片雖然生產出來，但沒有猜對市場需求，銷量達不到盈虧平衡點。對于獨立的集成電路設計企業(yè)而言，市場風險比技術風險更大。對于依托整機系統(tǒng)企業(yè)的集成電路設計企業(yè)而言，芯片設計的需求相對明確，市場風險相對較小。

現(xiàn)代微電子器件的復雜性

 絕大多數(shù)微電子器件都是由多種元件組成的復合材料,可以說,微電子材料囊括了范圍極為廣泛的各種材料,這些材料的力學性能又極不相同。因此,對于這類材料的顯微試樣,實際上不可能制定出一個能獲得理想結果的通用制備方案。

IC封裝顯微試樣切割

1.為使切割變形損傷減至最小,應使用ISOMET系列低速精密切割機

2.為獲得合理的切割速率,使切割片上的金剛石磨料顆粒承受較高的負載,應使用10 LC 低濃度金剛石切割片

IC封裝顯微試樣鑲嵌

2.冷鑲嵌樹脂的選用

1)低峰值溫度,<90?C

2)低收縮

3)低粘度

4)透明

5)低磨耗因子(µm/min)     EpoThin  Epoxicure  Epo-Kwick

IC封裝顯微試樣的磨光和拋光

IC封裝的分類：

厚封裝—成型材料的體積分數(shù)大于30%

薄封裝—成型材料的體積分數(shù)小于30%

成型材料(molding compound)的基體為環(huán)氧樹脂,填料有硬而脆的氧化鋁或氧化硅。用SiC砂紙磨光時,使用壽命會相當短,因為破碎的磨料顆粒會進一步在表面造成損傷。

封裝試樣的磨光：

厚封裝與薄封裝試樣的磨光階段都是三道工序,厚封裝試樣使用的制備表面有 Texmet P 和 Texmet; 所用的金剛石磨料粒度分別為15 µm, 9 µm, 和 3 µm.而薄封裝試樣的前兩道工序分別使用 800# 和1200# 的SiC 砂紙,其粒度分別為12 µm 和 7 µm, 只有最后一道工序使用Texmet 和 3 µm 金剛石磨料。

封裝試樣的拋光

厚封裝與薄封裝試樣的拋光工序使用相同的制備表面和磨料, 即 Mastertex 短絨毛拋光織物和Mastermet 2 懸浮液 (0.02 µm SiO2),拋光液中還可以加入 2% 至 3% 的氨水和過氧化氫,以提高拋光效果。

        我們應當把注意力集中在少數(shù)幾種材料上。首先要考慮的材料就是硅,硅是一種比較硬而脆的材料,不適于用粗碳化硅砂紙進行磨光。否則砂紙上粘接牢固的磨料顆粒會使硅試樣的前緣受到很大的沖擊損傷,并在硅試樣的末緣產生具有破壞性的深裂紋。

        最好采用精密切割,以便盡可能接近目標位置(應使用微電子器件專用切割片), 但是仍需使用細磨料進行磨光,從而能準確地接近目標位置。

       因此,硅試樣的制備有兩類很不相同的方法:

1. 采用傳統(tǒng)金相技術;

2. 采用特殊的夾具和磨料制備未經封裝的硅晶片

       用環(huán)氧樹脂封裝的硅試樣的標準制備方法與常用的試樣制備方法類似,例外是只能使用細粒度磨料進行磨光,以下是兩個典型的制備方案。

         對于微電子器件中的硅晶片部分,膠體狀非晶態(tài)二氧化硅懸浮液的拋光效果優(yōu)于氧化鋁懸浮液。但是如果需要檢驗硅晶片與鍍鎳的銅引線支架連接的部分,則需要用氧化鋁懸浮液拋光,以防止鎳產生塑性流變,而此時硅晶片部分的拋光效果則屬次要。

        對于微電子器件中的鋁薄膜電路部分, 膠體狀非晶態(tài)二氧化硅懸浮液的拋光效果很好;但是對于鎢和鈦-鎢及其周圍材料,則容易造成難熔金屬的表面浮凸和邊緣圓角,不利于分析界面組織,解決的辦法就是使用粒度極細的金剛石懸浮液進行拋光。

微電子器件封裝中的低熔點鉛基焊料可分為兩類:

1. 焊料為共晶成分或接近共晶成分此時制備方案一仍適用,采用膏狀磨料是為了避免磨料和碎屑嵌入延性好的金屬,同時應盡量少加潤滑劑。

2. 含90-97%Pb的高溫焊料這種材料的試樣制備比較困難,需要特別予以關注。此時應采用制備方案二。

       當器件中包含陶瓷封裝時,陶瓷和磨料的碎屑容易嵌入焊料。此時不宜使用碳化硅磨料進行磨光,因為碳化硅的硬度僅僅略高于典型的封裝材料,但是卻脆得多。

        當碳化硅磨料顆粒破碎時,會產生細長的碎屑并深深地嵌入焊料中而不易除去。此外,碳化硅磨料并不能對陶瓷封裝進行有效的磨光,從而在與焊料的界面處產生過分的邊緣圓角。

        金剛石磨料的形狀更接近于塊狀,其優(yōu)異的材料去除能力可使陶瓷-焊料界面保持平坦.它的碎屑即使嵌入焊料,也更容易被除去。因此,使用金剛石磨光膏在ApexHercules S 磨光盤上磨光時,陶瓷部分可獲得良好的制備效果。

        與陶瓷連接的高溫焊料部分拋光后容易產生不希望有的邊緣圓角,但是卻無法避免。如果使用硬挺的拋光表面,可以減輕上述缺點,但是嵌入焊料的碎屑又會增加。解決的辦法就是反復進行磨光-拋光-磨光-拋光,直至獲得理想的結果。

兩個基本事實

1.不要期望能將一塊試樣中不同類型材料的所有磨痕全部去除；

2.不要期望能得到一個平坦表面。

電子材料試樣制備小竅門

       根據最需要檢驗或觀察的部位選用適宜的拋光懸浮液。例如,膠體狀二氧化硅懸浮液最適宜用來拋光硅,玻璃,氧化物和鋁等.。在一定程度上也可用于銅。但是如果用于鍍鎳層和金球,則會產生塑性流變。 這時就應使用氧化鋁懸浮液,以獲得平坦而無劃痕的表面。