J-BERT N4903B 高性能串行 BERT 為嵌入式時(shí)鐘設(shè)備和正向時(shí)鐘設(shè)備提供最完整的抖動(dòng)容限測(cè)試。
當(dāng)研發(fā)和驗(yàn)證團(tuán)隊(duì)需要對(duì)包含 7 Gb/s 或 12.5 Gb/s 串行 I/O 端口的芯片和收發(fā)信機(jī)模塊進(jìn)行表征和強(qiáng)化測(cè)試時(shí)，它是z理想的選擇。它可以表征接收機(jī)的抖動(dòng)容限，并可檢查與當(dāng)前z流行
的串行總線標(biāo)準(zhǔn)的一致性，例如：
PCI Express® 查看測(cè)量解決方案實(shí)例：PCIe 3.0 接收機(jī)測(cè)試
SATA/SAS
DisplayPort
超高速 USB
光纖通道
QPI
存儲(chǔ)器總線，例如全緩沖 DIMM2
背板，例如 CEI
10 GbE/ XAUI
XFP/XFI、SFP+
技術(shù)指標(biāo)
碼型發(fā)生器和誤碼檢測(cè)器的數(shù)據(jù)速率為150 Mb/s 至 7 Gb/s 或 150 Mb/s 至 12.5 Gb/s
>0.5 UI 經(jīng)校準(zhǔn)、綜合一致的抖動(dòng)注入：RJ、RJ-LF、RJ-HF、PJ1、PJ2、SJ、BUJ、ISI、正弦干擾、SSC 和剩余 SSC
出色的信號(hào)性能和靈敏度
內(nèi)置時(shí)鐘數(shù)據(jù)恢復(fù)功能和可調(diào)節(jié)、一致的環(huán)路帶寬
用于正向時(shí)鐘設(shè)備的半速率時(shí)鐘和可變占空比
可測(cè)量 BER、BERT 掃描、RJ/DJ 分離的 TJ、眼圖、眼圖模板、BER 輪廓、自動(dòng)抖動(dòng)容限，并可捕獲碼型
使用 60 種模塊碼型序列發(fā)生器產(chǎn)生 PRBS 和碼型
所有選件都可以從 N4903A 進(jìn)行改型和升級(jí)
化工儀器網(wǎng)