1.通用輸入輸出

1.1. 模塊介紹

每組 GPIO 端口有四個(gè)32位配置寄存器(GPIOx_MODE,GPIOx_OTYPE, GPIOx_OSPEED and GPIOx_PUPD)，兩個(gè)32位數(shù)據(jù)寄存器(GPIOx_IDAT and GPIOx_ODAT)，一個(gè)32位置位/復(fù)位寄存器(GPIOx_BSR)和一個(gè)32位翻轉(zhuǎn)寄存器(GPIOx_TGL)。另外，所有GPIO 有兩個(gè)復(fù)用功能選擇寄存器 (GPIOx_AFRH and GPIOx_AFRL)。

注：GPIOx 中的 x 表示 GPIO 組數(shù)。

1.2. 功能特點(diǎn)

• 輸出狀態(tài)：推挽或開漏(上下拉）

• 輸出寄存器狀態(tài)值(GPIOx_ODAT) 或者復(fù)用功能輸出

• 輸入狀態(tài)：浮空、上下拉、模擬

• 輸入數(shù)據(jù)到數(shù)據(jù)寄存器(GPIOx_IDAT) 或復(fù)用功能輸入

• 獨(dú)立置位/復(fù)位/翻轉(zhuǎn) IO 狀態(tài)(GPIOx_ BSR、GPIOx_TGL)

• 模擬功能

• 復(fù)用功能(開漏或推挽、上拉或下拉）

1.3. 功能說(shuō)明

GPIO 的每一個(gè)端口可以通過(guò)軟件獨(dú)立配置成下面狀態(tài)

• 輸入浮空

• 輸入上拉

• 輸入下拉

• 模擬功能

• 開漏輸出(上拉或下拉）

• 推挽輸出

• 復(fù)用功能(開漏或推挽、上拉或下拉）

1.3.1. 通用 IO（GPIO）

復(fù)位期間和剛復(fù)位后，復(fù)用功能未開啟，IO 端口被配置成浮空輸入模式。

當(dāng)作為輸出配置時(shí)，寫到輸出數(shù)據(jù)寄存器上的值（GPIOx_ ODAT）輸出到相應(yīng)的 IO 引腳?？梢砸酝仆旎蜷_漏模式使用輸出驅(qū)動(dòng)器。

輸入數(shù)據(jù)寄存器（GPIOx_ IDAT）在每個(gè) APB 時(shí)鐘周期捕捉 IO 引腳上的數(shù)據(jù)。

所有 GPIO 引腳有一個(gè)內(nèi)部弱上拉，當(dāng)配置為輸入時(shí)，它們可以被激活也可以被斷開。

1.3.2. 單獨(dú)的位操作

當(dāng)對(duì) GPIOx_ ODAT 的個(gè)別位編程時(shí)，軟件不需要禁止中斷：在單次 APB 寫操作里，可以只更改一個(gè)或多個(gè)位。只需要通過(guò)對(duì)“置位/復(fù)位寄存器”（GPIOx_BSR）或“取反寄存器”（GPIOx_TGL）中想要更改的位寫“1”來(lái)實(shí)現(xiàn)。沒被選擇的位將不被更改。

1.3.3. 復(fù)用功能（AF）

芯片 IO 引腳通過(guò)多路選擇器連接到片內(nèi)外設(shè)，每個(gè) IO 上同一時(shí)刻只能選通一個(gè)復(fù)用功能。每個(gè) IO 引腳有一個(gè) 2 輸入的多路選擇器連接到復(fù)用功能（AF0~AF1），通過(guò)配置 GPIOx_AFRH/L 選擇功能。如果把端口配置成復(fù)用輸出功能，則引腳和輸出寄存器斷開，并和片上外設(shè)的輸出信號(hào)連接。如果軟件把一個(gè) GPIO 腳配置成復(fù)用輸出功能，但是外設(shè)沒有被激活，它的輸出將不確定。

1.3.4. GPIO 鎖定機(jī)制

鎖定機(jī)制允許在 GPIO 控制寄存器 GPIOx_LCK 上執(zhí)行一串鎖定程序，然后把 GPIO 的狀態(tài)鎖定，一旦 GPIO 狀態(tài)被鎖定，將不可改變，直到復(fù)位。被鎖定的寄存器有（GPIOx_MODE, GPIOx_OTYPE,GPIOx_OSPEED, GPIOx_PUPD, GPIOx_AFRL and GPIOx_AFRH）。

鎖定序列參考 GPIOx_LCK 寄存器描述 。

1.3.5. 輸入配置

當(dāng) IO 端口配置為輸入時(shí)

• 輸出緩存器被禁止

• 施密特觸發(fā)輸入被激活

• 根據(jù)輸入配置（上拉、下拉或浮空）的不同，弱上拉和下拉電阻被連接

• 出現(xiàn)在 IO 腳上的數(shù)據(jù)在每個(gè) APB 時(shí)鐘被采樣到輸入數(shù)據(jù)寄存器

• 對(duì)輸入數(shù)據(jù)寄存器的讀訪問(wèn)可得到 IO 狀態(tài)

1.3.6. 輸出配置

當(dāng) IO 端口被配置為輸出時(shí)

• 輸出緩沖器被激活

開漏模式：輸出寄存器上的“0”激活 N-MOS，而輸出寄存器上的“1”將端口置于高阻態(tài)（P-MOS從不被激活）

推挽模式：輸出寄存器上的“0”激活 N-MOS，而輸出寄存器上的“1”將激活 P-MOS。

• 施密特觸發(fā)輸入被激活

• 弱上拉和下拉電阻被禁止

• 出現(xiàn)在 IO 腳上的數(shù)據(jù)在每個(gè) APB 時(shí)鐘被采樣到輸入數(shù)據(jù)寄存器

• 在開漏模式時(shí)，對(duì)輸入數(shù)據(jù)寄存器的讀訪問(wèn)可得到 IO 狀態(tài)

• 在推挽模式時(shí)，對(duì)輸出數(shù)據(jù)寄存器的讀訪問(wèn)得到最終一次寫的值

1.3.7. 模擬輸入配置

當(dāng) IO 端口被配置為模擬輸入配置時(shí)

• 輸出緩存器被禁止

• 禁止施密特觸發(fā)輸入，實(shí)現(xiàn)了每個(gè)模擬 IO 引腳上的零消耗。施密特觸發(fā)輸出值被強(qiáng)制為“0”

• 弱上拉和下拉電阻被禁止

• 讀取輸入數(shù)據(jù)寄存器時(shí)數(shù)值為“0”

1.3.8. 復(fù)用功能配置

對(duì) IO 端口進(jìn)行編程作為復(fù)用功能時(shí)

• 在開漏或推挽式配置中，輸出緩沖器被打開

• 內(nèi)置外設(shè)的信號(hào)驅(qū)動(dòng)輸出緩沖器 (復(fù)用功能輸出)

• 施密特觸發(fā)輸入被激活

• 弱上拉和下拉電阻被禁止

• 在每個(gè) APB 時(shí)鐘周期，出現(xiàn)在 IO 腳上的數(shù)據(jù)被采樣到輸入數(shù)據(jù)寄存器

• 開漏模式時(shí)，讀輸入數(shù)據(jù)寄存器時(shí)可得到 IO 口狀態(tài)

• 在推挽模式時(shí)，讀輸出數(shù)據(jù)寄存器時(shí)可得到最終一次寫的值

2. 同步串行接口

2.1. 模塊介紹

SPI_IIC 模塊可用作 SPI 接口通信和 IIC 接口通信，兩種功能同一時(shí)間只能選擇其中一種使用。該模塊集成兩種接口協(xié)議，節(jié)省資源的同時(shí)又能滿足不同的應(yīng)用需求。

2.2. 功能特點(diǎn)

2.2.1. SPI 功能

• 支持主模式和從模式工作

• 支持全雙工收發(fā)

• 可編程時(shí)鐘極性，采樣相位，支持 4 種模式

• 支持 1~32bit 傳輸

• 支持 5byte 發(fā)送/接收數(shù)據(jù)緩沖

• 傳輸數(shù)據(jù)順序 MSB 和 LSB

• 支持標(biāo)準(zhǔn)模式，三線模式

• 可觸發(fā)中斷的專用發(fā)送和接收標(biāo)志

2.2.2. IIC 功能

• 支持主模式和從模式

• 主模式支持時(shí)鐘同步和總線仲裁

• 從模式支持在發(fā)送數(shù)據(jù)沒有準(zhǔn)備好或者接收緩沖器滿時(shí)候拉低 SCL

• 從模式支持 7bit 地址或者 10bit 地址

• 從模式支持接收廣播地址

• 支持 5byte 發(fā)送/接收數(shù)據(jù)緩沖

2.3. 功能說(shuō)明

2.3.1. SPI 工作模式

• 模式 0：時(shí)鐘空閑為 0，上升沿采樣，下降沿出數(shù)據(jù)

• 模式 1：時(shí)鐘空閑為 0，下降沿采樣，上升沿出數(shù)據(jù)

• 模式 2：時(shí)鐘空閑為 1，下降沿采樣，上升沿出數(shù)據(jù)

• 模式 3：時(shí)鐘空閑為 1，上升沿采樣，下降沿出數(shù)據(jù)

2.3.2. SPI 接口模式

• 標(biāo)準(zhǔn)模式：通信線有 CLK,CS,IO0(MOSI),IO1(MISO),一個(gè) CLK 傳輸 1bit 數(shù)據(jù)

• 三線模式：通信線有 CLK,CS,IO0,接收和發(fā)送都通過(guò) IO0, 一個(gè) CLK 傳輸 1bit 數(shù)據(jù)

2.3.3. SPI 數(shù)據(jù)幀與內(nèi)部緩存

SPI 可支持 1~32bit 幀數(shù)據(jù)傳輸，內(nèi)部集成了一個(gè) 40bit 的緩沖區(qū)，根據(jù)配置的數(shù)據(jù)幀長(zhǎng)度不同，緩沖區(qū)能緩存的幀數(shù)也不一樣。數(shù)據(jù)幀長(zhǎng)度<=8bit 時(shí)，緩沖區(qū)可容納 5 幀數(shù)據(jù)，8bit<數(shù)據(jù)幀長(zhǎng)度<=16bit時(shí)，緩沖區(qū)可容納兩幀數(shù)據(jù)，數(shù)據(jù)幀長(zhǎng)度>16bit 時(shí)，緩沖區(qū)可容納 1 幀數(shù)據(jù)，當(dāng)緩沖區(qū)無(wú)法再容下一幀數(shù)據(jù)時(shí)，緩沖區(qū)滿標(biāo)志會(huì)置 1。

2.3.4. IIC 主機(jī)時(shí)鐘同步和總線仲裁

IIC 主機(jī)模式時(shí)，在多主機(jī)的應(yīng)用場(chǎng)景下，支持時(shí)鐘同步和總線仲裁。當(dāng)總線上連接了不止一個(gè)主機(jī)時(shí)，就會(huì)存在同時(shí)發(fā)起通信的情況，這時(shí)候需要時(shí)鐘同步以及總線仲裁機(jī)制決定由哪個(gè)主機(jī)占用總線完成數(shù)據(jù)傳輸。

時(shí)鐘同步的原理：IIC 總線上的不同主機(jī)可能發(fā)起傳輸時(shí)的時(shí)鐘頻率不一樣，通過(guò)時(shí)鐘同步機(jī)制，可以讓所有主機(jī)的時(shí)鐘同步，才能進(jìn)行逐位仲裁。所有主機(jī)的 SCL 在總線上是線與的關(guān)系，當(dāng)總線上的 SCL由高切換到低電平時(shí)，所有主機(jī)從 0 開始計(jì)算低電平周期時(shí)間。當(dāng)電平時(shí)間達(dá)到時(shí)，如果總線上的其它主機(jī)的 SCL 低電平仍然保持，那么其它主機(jī)進(jìn)入高電平等待狀態(tài)，等低電平時(shí)間最長(zhǎng)的主機(jī)的 SCL 拉高時(shí)再統(tǒng)一拉高。因此，總線上同步后的 SCL 的低電平時(shí)間由低電平周期最長(zhǎng)的主機(jī)決定，而高電平時(shí)間由高電平周期最短的主機(jī)決定。

總線仲裁原理：IIC 總線上不同主機(jī)的 SDA 線也是線與的關(guān)系，各主機(jī)在 SCL 線為高電平時(shí)，檢查SDA 線的電平是否和自己發(fā)送的 SDA 信號(hào)一致，如果檢測(cè)到 SDA 線為低電平時(shí)，自己要發(fā)送的 SDA 信號(hào)為高電平，那么該主機(jī)仲裁失敗，停止總線上的傳輸動(dòng)作。

2.3.5. IIC 從機(jī)拉低 SCL

IIC 從機(jī)在發(fā)送狀態(tài)下如果緩沖區(qū)中沒有可發(fā)送的數(shù)據(jù)，或者在接收狀態(tài)下緩沖區(qū)已滿時(shí)，將會(huì)在 SCL端口輸出低電平，拉低總線上的 SCL 信號(hào)使主機(jī)暫停發(fā)送時(shí)鐘。當(dāng)從機(jī)準(zhǔn)備好發(fā)送或者接收后，將在 SCL 輸出高電平，主機(jī)又可以重新控制總線上的 SCL 線，恢復(fù)數(shù)據(jù)傳輸。

2.3.6. IIC 從機(jī)支持 7bit/10bit 尋址

IIC從機(jī)支持 7bit 或者 10bit 尋址模式，由寄存器 CON0 的IIC_SLAVE_ADDR_WIDTH位決定。

7bit 模式下，主機(jī)需要在 TX 模式下發(fā)送帶 START 位的 7bit 地址，然后 1bit 為 R/W 標(biāo)志。當(dāng)主機(jī)寫從機(jī)時(shí)，尋址完成即可進(jìn)行數(shù)據(jù)發(fā)送。當(dāng)主機(jī)讀從機(jī)時(shí)，尋址完成后，主機(jī)需要改成 RX 模式，然后配置準(zhǔn)備接收的數(shù)據(jù)長(zhǎng)度（寄存器 DMA_LEN），然后對(duì)寄存器 CMD_DATA 寫任意值啟動(dòng)接收。

10bit 模式下，主機(jī)需要在 TX 模式下發(fā)送帶 START 位的第 1byte 地址（此時(shí) R/W 位為 1），接著發(fā)送第 2byte 地址，此時(shí)如果收到從機(jī)的 ACK 信號(hào)，則為尋址成功。接下來(lái)如果是主機(jī)寫從機(jī)，就可以直接進(jìn)行數(shù)據(jù)發(fā)送。如果是主機(jī)讀從機(jī)，那么需要主機(jī)再次發(fā)送帶 START 為的第 1byte 地址（此時(shí) R/W 為 1），然后切換成 RX 模式，配置寄存器 DMA_LEN，并且對(duì)寄存器 CMD_DATA 寫任意值啟動(dòng)讀數(shù)據(jù)。

主機(jī)讀從機(jī)時(shí)，從機(jī)被尋址成功且收到讀標(biāo)志時(shí)，需要切換成 TX 模式，并且往緩沖區(qū)中寫入要發(fā)送的數(shù)據(jù)。

2.6. 時(shí)鐘與復(fù)位

2.6.1. 時(shí)鐘介紹

該模塊時(shí)鐘來(lái)源于系統(tǒng)時(shí)鐘，可通過(guò)配置系統(tǒng)寄存中 CLKCON2 來(lái)使能時(shí)鐘。

2.6.2. 復(fù)位介紹

該模塊的復(fù)位源有兩個(gè)，分別是系統(tǒng)復(fù)位和軟件復(fù)位，軟件復(fù)位可通過(guò)配置系統(tǒng)寄存器觸發(fā)。